異質整合高峰論壇會後報導(下)
工研院產業科技國際發展策略所研究總監楊瑞臨在SEMI異質整合高峰論壇演講中分析，從2018年到2026年將有四大趨勢，第一是5奈米將成為最主要的半導體製程節點，第二則是未來十年內異質整合在先進封裝領域的龐大機會，第三則隨著AI on Chip概念，各類新的記憶體技術如MRAM、RRAM等竄出，最後就是矽光子技術，其應用除了光達(Lidar)、3D感測外，也包括資料中心、AI、大數據處理、5G毫米波、量子運算等多項領域。
因應異質整合成為帶動產業發展趨勢，產業鏈面臨許多挑戰以及創新。工研院電光所率先成立「電子系統層級」（Electronic System Level），建立可供驗證與模擬的平台，讓晶片設計者在早期階段即可應用其分析軟硬體整合的複雜性，以系統角度提高晶片設計成功率。駱韋仲所長指出，今年工研院 「AI on Chip」 計畫先行聚焦在邊緣運算(edge-computing)，力求終端裝置的AI可進行推論 (Inference)，雲端中心則用來進行巨量資料的訓練，省下大量傳輸資料時間，強化於邊緣裝置進行即時運算能力。
科林研發(Lam Research) Electrofill產品部門技術總監Bryan Buckalew認為，從先進封裝技術發展方向來看，從既有的覆晶封裝、扇入型晶圓級封裝(Fan-in WLP)、扇出型晶圓級封裝(FOWLP)，再發展高密度扇出封裝(HDFO)、TSV矽中介層與立體邏輯IC、DRAM封裝，最大的挑戰來自於在高電鍍速率條件下，提升晶圓均勻度與晶粒共面性(co-planarity)、降低擁有成本、減少晶圓缺陷。
矽品研發中心客戶前瞻產品應用工程處處長蔡瀛洲提出，針對穿戴裝置、智慧手機、5G、AI、網通設備對微型化的系統級封裝(SiP)需求持續揚升，Sub 6GHz與毫米波(mmWave)、射頻前段模組(RF-FEM)更將走向異質整合，資料中心晶片如高階GPU與網通晶片，則持續朝向多晶片/多模組封裝前進；在Ultra Fine Pitch Interconnection領域，仍持續尋求如銅對銅接合、混合式接合等適當的技術製程。
異質整合元件在不同測試與檢測領域上更面臨許多挑戰。矽格測試研發處處長許煜堂表示，晶圓測試 (CP) 將更加受到重視，因此高頻RF測試介面的垂直探針卡(VPC Probe Card)需求將會成長。成品測試則因應不同元件整合在同一封裝中，系統級測試(SLT)將成為主流。當5G向毫米波等高頻段、多頻段發展，測試機台需要能支援空中傳輸(OTA)測試。
弘塑集團Scott Jewler進一步指出，市場對於電子系統缺陷的容忍度正持續消失，而異質整合先進封裝技術焊點(solder joints)數密度更高、間距(Pitch)卻要更窄，因此更精準、高效率的檢測也更顯重要。
益華電腦(Cadence)應用工程處處長蔡明宏則從利用設計工具(EDA)以優化成本效益的角度出發，提出建立橫跨晶片、封裝、PCB三個領域的自動化協同設計、分析平台在異質整合時代的重要性。
光子積體電路(PICs)包括以三五族化合物半導體為基礎的光學元件，如磷化銦(InP)、砷化鎵(GaAs)、氮化鎵(GaN)製程等，也包括矽基礎製程如採矽鍺(SiGe)合金以及混合型PICs。異質整合是光子積體電路與傳統電路IC(EICs)結合多功能、多平台的重要關鍵，針對矽光子技術與挑戰，台科大電子系特聘教授李三良則指出，不僅技術，市場規模、平台不整合、封裝、供應鏈等都是矽光子技術目前所面臨的問題。然而，台灣在傳統IC產業的設計、晶圓製造、封測都已有成就，光子IC走向矽光子積體電路(SiPICs)，借重矽基礎的豐富資源與成熟製程的成本效益，矽光子仍是一項極具商機的領域。
工業局金屬機電組科長陳珏寧表示，台灣半導體產業佔台灣整體GDP約15%，晶圓代工、封測佔全球市佔率6成以上，足見其關鍵地位。在政府五加二政策下，經濟部協助發展半導體設備、零組件產業，希望促成製造技術升級，而近五年來，半導體產值持續提升，SEMI在協助關鍵技術發展的成果更是有目共睹。
即將在9月18-20日登場的SEMICON Taiwan 2019國際半導體展，將於展會中聚焦下一波半導體發展關鍵的異質整合技術，包括3D IC，扇出型晶圓級(FOWLP) /面板級(FOPLP)封裝、矽光子、Micro LED、化合物半導體、自動光學檢測、系統級測試(SLT)等，並且設有異質整合技術創新館，展出最新技術應用趨勢，同時期也將舉辦多場國際高峰論壇，聚焦系統級封測(SiP)、電子系統設計、智慧數據、智慧汽車等系列主題。