SEMICON Taiwan 2019先進測試論壇/半導體先進檢測與計量國際論壇會後報導
5G、AI、IoT、HPC及汽車電子等應用興起，驅動IC產業不斷朝向更先進技術演進，其中，半導體測試和檢測技術，更迎來新的典範轉移，以克服與日俱增的IC和系統複雜度挑戰，確保各種5G AIoT智慧應用的可靠性與安全性。
5G標準對未來的行動通訊立下極嚴格的標準，既要高頻寬、又要支援大量裝置連線，並且實現極低的網路延遲。此外，5G標準還導入了毫米波通訊、大規模MIMO、波束成型等新的射頻技術，使得相關元件供應商及應用開發者面臨極大挑戰。
5G導入大量新技術 測試挑戰艱鉅
經濟部5G辦公室技術長張麗鳳（圖1）表示，5G之所以對業界帶來眾多挑戰，主要原因之一是在此之前，行動通訊技術主要服務的對象是消費者，但5G則將服務範圍擴大到各種產業應用。這使得5G不只是射頻技術的改朝換代，後端的其他基礎建設系統也要一併升級。
對基礎建設而言，最重要的改變是虛擬化。因為虛擬化才能讓系統更易於擴展，也更有彈性，以滿足不同的應用需求。以往的行動網路，最重要的工作是處理語音通訊，但從4G開始，資料通訊的比重越來越高。到了5G，各種垂直應用浮上檯面，這使得5G標準必須進一步細分成三種子規格，才能滿足各種應用要求，分別是強調高頻寬的eMBB、強調大量連線支援能力的mmTC及注重低延遲的URLLC。這些多樣化的需求，使得整個5G系統變得遠比過去的行動通訊複雜。
（圖1）經濟部5G辦公室技術長張麗鳳表示， 5G將行動通訊技術服務範圍從消費者擴大到各種產業應用。
高通公司資深副總裁Michael Campbell（圖2）及京元電子集團資深處長張登堯（圖3）均表示，5G帶來極大的技術開發挑戰，讓相關測試的複雜性急遽攀升。
（圖2）高通公司資深副總裁Michael Campbell表示，5G帶來極大的技術開發挑戰，讓相關測試的複雜性急遽攀升。
張登堯進一步指出，為達到比4G技術高出十倍的資料率，5G通訊技術使用了頻率更高的毫米波（mmWave），且射頻埠更多、頻寬更大，因此衍生出諸多測試挑戰。
以毫米波晶片開發為例，為降低訊號傳播時的路徑損失，須使用相位陣列天線與波束成形（Beamforming）進行設計，並利用Antenna in Package（AiP）技術將天線整合至晶片封裝中；而在測試毫米波AiP晶片時，須改用空中介面（Over-the-Air, OTA）的測試解決方案，並建立起從近場到遠場輻射範圍的OTA測試環境。
（圖3）京元電子集團資深處長張登堯指出5G通訊技術使用了頻率更高的毫米波，因而衍生出更多的測試挑戰。
矽品精密工業股份有限公司技術副理方柏翔（圖4）也提到，射頻前端電路到天線的距離縮短，意味著損耗減少，比起將天線設計在印刷電路板（PCB）或手機機殼上，來得更有效益，因此AiP和Antenna in Module（AiM）已成為5G毫米波的設計趨勢，然而在測試AiP時會遭遇高頻與OTA測試挑戰。
方柏翔表示，高頻測試治具須使用低介質常數（Dk）與低介電損失（Df）材料進行設計，並且盡可能保持mmWave傳送路徑愈短愈好。不過，通常治具的Dk和Df值特性，會隨著頻率和供應商所使用的製程而所有改變。因此在設計測試治具時，準確的Dk和Df值非常重要，如此才能在去除測試儀本身特性後，獲得正確量測結果。
（圖4）矽品精密工業股份有限公司技術副理方柏翔提到，AiP和Antenna in Module（AiM）已成為5G毫米波的設計趨勢。
另外，在生產線上直接進行OTA測試，易產生訊號衰減和干擾，造成量測結果的不穩定性與不確定性，因此生產線中應該使用屏蔽室（Chamber）來進行OTA測試，但是將待測物（DUT）加載到Chamber中的額外等待時間（Index Time）將減慢測試速度，也是必須解決的另一挑戰。
目前OSAT廠已開始在實驗室中建立OTA Chamber，以矽品為例，已建立可用於高達40GHz高頻毫米波測試的Chamber，並已著手展開E-Band（最高至90GHz）的擴充工作。
除了OTA測試等課題外，5G元件也須考量到系統層級測試的面向。愛德萬測試（Advantest）業務開發和策略副總裁Artun Kutchuk（圖5）談到，產業界正積極展開5G NR mmWave部署，並試圖從過程中學習，找出執行5G系統層級和功能測試的最好方法。
Kutchuk進一步解釋，由於5G測試須經由OTA空中介面來進行，因此需要根據晶片的使用場景在終端設備層級（最終產品）進行測量，除此之外，包括測試空間、時間、成本、自動化等問題也仍待克服。
Kutchuk認為，系統層級測試需要大量知識、經驗，以及可以溝通與整合各個產品階段的工具。目前業界已致力系統層級的OTA Chamber設計，從而由單一DUT測試，邁入到大量製造測試。
（圖5）愛德萬測試（Advantest）業務開發和策略副總裁Artun Kutchuk認為，系統級測試需要大量知識、經驗，以及可以溝通與整合各個產品階段的工具。
中華精測資深研發經理黃振權（圖6）則指出，要進行OTA測試，測試治具是不可或缺的一環。為協助客戶實現OTA量測，該公司已發展出一套5G毫米波的測試治具方案。
該治具方案是以一個凹面反射器作為核心，將待測物或訊號源天線發射出來的球狀波反射成平面波，再由儀器的接收器或待測物的天線接受，藉此量測待測物的訊號收發性能。此外，為避免干擾測試進行，測試治具也必須有良好的寧靜區（Quiet Zone）設計，如此才能取得良好的測試效果。事實上，OTA Chamber雖然可以阻隔外部的干擾訊號，但放在Chamber裡面的待測物跟測試儀器，其實也是訊號發射源，如果治具端沒有妥善的對策，即便有Chamber，量測作業還是會受到干擾。
（圖6）中華精測資深研發經理黃振權則指出，要進行OTA測試，測試治具是不可或缺的一環。
AI晶片強調客製化 測試需求各不同
除了5G晶片測試挑戰重重，AI晶片的測試也有不少關卡亟待克服，以便達到更大的測試覆蓋率與更快的產品上市時程要求。
泰瑞達（Teradyne）有限公司產品總經理張毅（圖7）指出，AI硬體和晶片架構已從CPU朝向神經網路（Neural Network）、數位AI、類比AI等客製化處理器架構演進。現今AI晶片大致可分為Cloud AI、Mobile AI、Automotive AI和Edge AI等四種類型，各自的測試特性不盡相同，但一般來說都會面臨更多測試資料、更高電流、更高速等挑戰。
張毅進一步說明，AI晶片愈來愈複雜，意味著更多的掃描測試和壓縮作業，另外BIST的測試時間也同樣會增加，因而將使測試時間變得更長；而自動化測試設備（ATE）效率的提升，有助維持測試成本增長幅度，如更多部位同時測試是降低成本最有效的方法，尤其是在封裝測試時。
（圖7）隨著AI晶片架構不斷演進，泰瑞達（Teradyne）有限公司產品總經理張毅認為在封裝測試時，更多部位同時測試是降低成本最有效的方法。
國家儀器（NI）股份有限公司半導體系統研發總監Joel Sumner（圖8）則強調，現今半導體尺寸愈來愈小但複雜度愈來愈高，而測試在開發過程中所占的時間比例相對有限，因此須利用自動化測試平台加快測試速度與覆蓋範圍，並藉由標準化來提高重用性，從而加速從研發到量產的速度，縮短產品上市時程。
（圖8）國家儀器（NI）股份有限公司半導體系統研發總監Joel Sumner指出半導體的高複雜度和小尺寸，須利用自動化測試平台加快測試速度與覆蓋範圍。
導入AI技術 測試作業再添生力軍
另一個值得注意的是，AI與機器學習技術也將在5G和AI晶片測試的過程中扮演極為重要的角色。有鑑於此，proteanTecs公司提出一項基於深度數據的人工智慧（AI）新方法，來因應日益複雜的先進半導體與電子產品測試挑戰，從而在整個價值鏈中提供有關電子性能、品質和可靠性的可行見解和預測。
普迪飛半導體（PDF Solutions）資深處長楊敦文（圖9）表示，機器學習在晶片前段製程的測試已經開始大量應用，未來勢必向後段封測普及。
對後段廠而言，晶片的品質跟測試成本息息相關。單以燒機(Burn-in)測試為例，如果每顆晶片出廠時都經過Burn-in測試，封測廠很容易就能剔除瑕疵晶片。但Burn-in測試需要很長的時間，如果要對所有出廠晶片進行Burn-in測試，測試成本將非常高昂。而且，無法通過Burn-in測試的晶片，數量其實很少，大約只有0.1%。
因此，如果能用機器學習幫忙預測，哪些晶片需要經過Burn-in測試，哪些不需要，將可在確保品質的前提下，幫封測廠省下可觀的成本。這是可以做到的，只要有前段製程的資料，甚至機台上內建感測器的資料，機器學習模型就可以據此預測出某批晶片是否需要經過昂貴的Burn-in測試。
（圖9）普迪飛半導體（PDF Solutions）資深處長楊敦文表示，機器學習在晶片前段製程的測試已經開始大量應用，未來勢必向後段封測普及。
proteanTecs共同創辦人暨技術長Evelyn Landman（圖10）則指出，資料是發展AI應用的前提，該公司發展出通用晶片遙測（Universal Chip Telemetry）技術，從晶片的內部來監測它的健康和效能狀態，提供「可視性（Visibility）」，並將監測數據分享給整個價值鏈，確保從晶片設計、晶片製造、系統生產到應用現場實際操作等所有環節，都能達到效能、成本、品質及可靠性的要求。
（圖10）proteanTecs共同創辦人暨技術長Evelyn Landman提出利用通用晶片遙測技術的方法，提供有關電子性能、質量和可靠性的見解和預測。
聯發科集成電路測試研究者陳海力（圖11）進一步指出，AI和5G時代的網實系統（Cyber Physical Systems, CPS），是高度結合運算、網路和先進製程技術所打造，這類系統相當複雜且各個組成元件緊密扣連，使得失效風險大增，恐將嚴重影響可靠性與安全性，因而需要發展出從系統角度進行設計與測試的方法，即便是在元件層級也要藉由這種系統導向的設計和測試方法，不斷地在整個運行的生命週期裡持續測試，同時透過端至端供應鏈的合作，分享數據資料來診斷失效原因，以改善可靠性和最佳化成本。
另一方面，先進檢測（Inspection）和計量（Metrology）技術，亦是推動半導體產業持續成長的重要力量，也因此，2019年SEMI特別邀集業界大廠和學研機構共同成立檢測和計量委員會以促進相關技術發展，現由致茂電子股份有限公司黃欽明董事長擔任主席，國家實驗研究院台灣儀器科技研究中心陳峰志副主任、漢民科技股份有限公司蔡文豪處長和工業技術研究院量測技術發展中心林增耀執行長擔任副主席。
（圖11）聯發科集成電路測試研究者陳海力認為，AI和5G時代的網實系統安全風險須嚴格把關，透過供應鏈分享數據資料診斷失效原因，改善可靠性。
SEMI國際標準和EHS資深總監James Amano（圖12）表示，SEMI標準最初是聚焦在半導體製造的矽晶圓計量標準，但近年已擴大範圍到由其他材料製成的基板（Substrate）與化合物半導體、3D-IC、PV等其他應用的計量標準。此外，包括元件計量、計量自動化，以及虛擬計量和數位孿生（Digital Twin）等標準化工作，也都持續進行中。
（圖12）SEMI國際標準和EHS資深總監James Amano表示，SEMI標準已從原半導體製造的矽晶圓，擴大到化合物半導體、3D-IC等其他應用的計量標準。
因應未來挑戰 檢測技術持續突破
科磊（KLA）客戶締結（Customer Engagement）副總裁 Mark Shirey（圖13）剖析，2020年至2030年，半導體製程控制的創新將聚焦在檢測、計量和資料分析，而要驅動檢測和計量技術創新，可從訊號、速度和雜訊等三方面著手。訊號方面可利用多重光學技術來進行檢測，如採用成像（Imaging）或散射測量（Scatterometry）進行疊對量測（Overlay Metrology）；速度方面則與光源功率、光束品質、平行掃描、資料處理相關；雜訊方面則可藉由深度學習技術來找出缺陷所在。
Shirey同時也強調，製程控制的關鍵在於源頭，因此要降低源頭的變異，並做好源頭的量測，例如做好原料的品質管控。此外，如何將檢測和計量系統整合，透過資料分析與鏈結，提高良率和晶片效能，亦是重要的發展課題。
由於未來先進半導體的製造，將高度仰賴極紫外光（EUV）微影技術，因此如解決EUV隨機缺陷（Stochastic）的問題遂愈來愈受到重視。
（圖13）科磊（KLA）客戶締結（Customer Engagement）副總裁Mark Shirey剖析，未來十年，半導體製程控制的創新將聚焦在檢測、計量和資料分析。
應用材料（Applied Materials）應用發展工程師Tal Itzkovich（圖14）談到，隨著半導體電路圖案（Pattern）不斷微縮，隨機缺陷的影響愈來愈大，因此，可量化隨機效應的可靠性計量方法，對於在技術開發階段實現製程優化，以及在HVM階段監控故障密度以保持良率，至關重要。
（圖14）應用材料(Applied Materials)應用發展工程師Tal Itzkovich談到，半導體電路圖案的微縮，可量化隨機效應的可靠性計量方法益趨重要。
由於隨機效應不遵循常態分布，因此需要超高統計採樣與基於統計的計量方法。應用材料與比利時微電子中心（imec）提出了一種基於掃描電子顯微鏡（SEM）的方法來檢測隨機缺陷，實驗結果顯示，該方法能夠成功檢測出隨機缺陷。
另一方面，隨著電路線寬越來越細，瓦斯、其他特殊氣體跟化學品內含的雜質微粒，對製程良率的影響也越來越大。這使得半導體生產過程中，有越來越多步驟會涉及到微粒的檢測跟計量。
工研院量測中心組長傅尉恩（圖15）指出，在先進製程中，大約有70%製程步驟會跟檢測與計量有關。而針對不同來源的微粒，目前量測中心也已經跟設備廠合作，開發對應的解決方案。例如針對各種金屬微粒檢測所使用的spICP-MS檢測方法，以及最小檢測粒徑可達5奈米的DMA-CPC檢測方法。
而在結構缺陷方面，X光檢測所扮演的角色也更為重要，因為X光具有波長短、穿透性強的特性，很適合用來檢查細微結構。不只學術研究機構，很多半導體業者也越來越仰賴X光來檢查晶片結構。
（圖15）工研院量測中心組長傅尉恩指出，在先進製程中，大約有70%製程步驟會跟檢測與計量有關。
與此同時，為跟上摩爾定律（Moore’s Law），晶片技術不斷進步，這對在個別場效應電晶體（FET）層級的晶片運作測量提出了重大問題。
均豪精密工業技術副理Shang-Chih Lin（圖16）指出，在採用先進技術的晶片中，定位和診斷故障（Faults）和失效（Failures）變得越來越困難。對前瞻新設計和製程技術快速除錯，以及快速分析現場回報，已變得非常重要，這對於在當今競爭激烈的市場中取得成功都是必需的。
也因此，均豪將常見的EMMI故障定位點工具與最新的皮秒影像電路分析系統（Picosecond Imaging Circuit Analysis, PCIA）結合，打造出新一代失效分檢測工具，利用2D EMMI成像功能進行快速故障定位，再借力一維PICA的時間解析（Time-resolved）探測功能來增進訊號的特徵化和電路除錯，從而提升先進製程的IC產品檢測，並有效提升生產良率。
（圖16）均豪精密工業技術副理Shang-Chih Lin指出，前瞻新設計、製程技術快速除錯、快速分析現場回報是在激烈市場中取得成功的必需要件。
綜上所述不難看出，先進製程晶片的開發與生產，除了要仰賴EUV微影與各式先進封裝製程技術的突破外，半導體測試、檢測與計量等技術亦是不可忽略的環節，如此才能打造高良率、高可靠度且安全無虞的創新產品。
SEMI國際半導體產業協會將持續偕同測試委員會及半導體檢測計量委員會，暢通跨界交流的平台，集結產業力量解決產業共同困境。曾在2017年與SEMICON Taiwan 同期舉辦並大受好評的ITC-Asia也將再次於明（2020）年聯合展出，邀請全球測試領導廠商展出5G、AIoT時代驅動下最新的測試技術外，也將規劃一系列專題演講、產業趨勢、Call-for-Papers及訓練課程。更多詳細展會資訊即將更新，敬請期待。
（圖17）由左至右分別為：京元電子資深處長張登堯、愛德萬測試（Advantest）業務開發和策略副總裁Artun Kutchuk 、中華精測資深研發經理黃振權、國家儀器（NI）股份有限公司半導體系統研發總監Joel Sumner、國立成功大學副校長吳誠文博士、經濟部技術處5G辦公室技術長張麗鳳、聯發科集成電路測試研究者陳海力、普迪飛半導體資深處長楊敦文、京元電子技術研發中心協理陳文如、高通公司資深副總裁Michael Campbell、英特爾總經理謝承儒。
（圖18）由左至右分別為：工研院 量測技術發展中心組長傅尉恩、台灣堀場協理蔡伊琍、液化空氣集團全球電子事業線品質協理曾顯仁、國家實驗研究院台灣儀器科技研究中心副主任陳峰志、科磊（KLA）客戶締結（Customer Engagement）副總裁Mark Shirey、經濟部技術處簡任技正林浩鉅、工研院量測技術發展中心執行長林增耀、SEMI國際標準和EHS資深總監James Amano、應用材料(Applied Materials)應用發展工程師Tal Itzkovich。