<img height="1" width="1" style="display:none" src="https://www.facebook.com/tr?id=574268839740120&amp;ev=PageView&amp;noscript=1">

AI及5G時代運算需求大爆發 系統級封裝封測雙雄勤耕耘

2020 半導體產業迎來了爆發潮: 5G 通訊服務在全球陸續開台,AI 人工智慧被大量應用在生活之中,但整體成長潛力還不只有如此,未來十年 5G  AI 仍是推動產業成長的主要動能,同時也是艱鉅的技術挑戰── 上述應用均高度仰賴晶片的運算效能、耗費可觀的記憶體頻寬與 I/O 數量,同時還得兼顧晶片的小體積、低功耗、良率與成本。 

 

隨著晶片物理微縮逼近極限,摩爾定律放緩。傳統製程的效能提升已經無法滿足市場需求,為了突破瓶頸,晶片設計、製造到封裝正從 2D 走向 3D 堆疊 、單晶片走向多晶片設計── 異質整合與 3D IC 被認為是半導體產業下個十年的發展重點。 

 

隨著全球數據流量正呈現爆發式成長,聯發科游人傑資深副總經理表示雲端運算與 5G 通訊將產生數十倍的數據流量,對於晶片的運算能力構成嚴苛的挑戰,現行製程改善所帶來的效能成長並不足以滿足市場需求,但 AI 加速晶片正彌補效能成長不足的部分,IC 設計廠將傳統單晶片設計改為 Chiplet 架構,利用多核心設計分散到多個微小晶圓以提升效能與良率。 

 

然而多核心處理器所遭遇的記憶體頻寬瓶頸問題也越趨嚴重,為了增加記憶體頻寬,解決辦法包含採用近記憶體運算(NMC)或是更先進的記憶體處理器(PMC)運算架構,他指出未來晶片設計將以記憶體為中心,並利用 Wow/SoIC 3D 晶片封裝技術將運算單元與記憶體整合在系統單晶片之中,藉此滿足 AI 運算的龐大頻寬需求。 

 

談到記憶體異質整合的發展,台積電副處長侯上勇 NVIDIA 為例,該公司 2016  P100 GPU 晶片到 2020 年最新的 A100 GPU 都採用了台積電 CoWos 2.5D 封裝技術,透過擴大中介板面積連結更大的 GPU 晶片並堆疊更多的 HBM 記憶體,深度學習效能最高可成長 20  

 

另外日本富士旗下的 Fugaku 超級電腦採用 ARM 架構的 A64FX 晶片,同樣採用台積電 CoWos 封裝技術,單顆 SoC 具備 48 核心並整合 32GB HBM2 記憶體,可提供強大的運算效能與功耗表現,還不需外部加速晶片。 

 

短期而言 2.5D CoWoS-S 在高性能運算與 AI 領域運仍然會是主流方案,相較於 2020  7 奈米節點,2021  5 奈米節點的 HMB 記憶體數量可從 6 增加至 8 ,最大頻寬從 2.5 TB/s 提升至 3.7 TB/s  

 

值得一提的是今年台積電推出 3D Frabic 先進封裝技術,系統整合晶片 SoIC 前端可採用 Cow/Wow 堆疊技術,後端 3D 先進封裝製程則包括 CoWos  InFo 技術,可在基板堆疊更多系統單晶片與 HBM 記憶體,為 HPC  AI 提供強大的運算能力與記憶體頻寬。 

 

除了晶片效能成長面臨考驗,數據傳輸的需求也跟著爆發,日月光集團葉勇誼副總裁提到隨著 5G 與資料中心快速建,資料傳輸量正以驚人的速度成長,光通訊元件的需求因此跟著水漲船高,而且資料中心架構越趨複雜,傳統交換機(Switch)與光模組架構已經無法跟上資料中心的擴容需求 

 

共同封裝光子傳導元件(Co_Package Photonic interconnection)具備極高的訊號傳輸率與可擴展性,可在同樣功耗與佔用空間擴展網路容量,預計能有效降低晶片功耗並提升傳輸效率,是光通訊產業重要的發展趨勢。 

 

展望系統封裝(SiP)市場,他認為光通訊、矽光子體積電路整合、電源功耗管理、高密度 I/O 模組、 3D 連接、大體積單晶片與 Chiplet 設計會是 SiP 下一世代的發展焦點。異質整合與 3D IC 可望突破摩爾定律限制,並解決多核心處理器的記憶體頻寬瓶頸,藉此滿足龐大的 AI  5G 應用的運算需求。 

Topics: HPC , IC packaging and test industry , system-in-packaging , 3D IC package , Advanced Packaging Conference

 

Comment

 

歡迎訂閱 SEMI Taiwan 的部落格