隨晶片應用朝多元化發展，從過去的消費性電子轉向AI、IoT等產品延伸領域，對於晶片規格需求，除了微縮外，更加入了高速運算與傳輸、異質整合、低功耗等特性。另外，隨半導體製程繼續朝7奈米、甚至5奈米以下節點微縮，伴隨而來的龐大成本與難以預測的高風險，也將更加突顯先進封裝技術為延續半導體持續發展所扮演的重要角色。
今年SEMICON Taiwan展覽期間所舉辦的「先進封裝技術論壇」邀集市場研究機構TechSearch、聯發科、台積電、力成、SÜSS MicroTec、SPTS、美商應材(Applied Materials)、ASMPT、KLA - Tencor、Brewer Science、千住金屬(Senju)、Versum Materials、DowDupont、交大等全球領先大廠及學研機構齊聚一堂，探討扇出封裝(FO)、2.5D/3D封裝、異質整合封裝與針對5G毫米波通訊需求而產生的天線整合封裝(Antenna in Package, AiP)等現今熱門議題，及先進封裝技術對未來半導體產業發展的影響。台灣應用材料股份有限公司資深處長，同時也是本次論壇的主席藍章益指出，先進封裝技術已經成為摩爾定律之外，另一個推動半導體產業未來發展的重要動能。
AI將成為帶動半導體需求成長的一大動力。就硬體層面來說，未來AI將會是智慧型手機的標準配備，而在伺服器/資料中心端，根據台積電的報告指出，專為AI演算法設計的加速器晶片，2018年出貨量可望比2016年成長4倍。
市場研究機構TechSearch總裁暨創辦人Jan Vardaman表示，現今已有許多封裝技術可以用來實現AI晶片，但根據應用環境跟需求不同，所採用主流的封裝技術也會有所差別。例如，矽中介層(Si Interposer)很適合用在資料中心所使用的晶片，但如果是車用AI晶片，覆晶閘球陣列(FC-BGA)搭配導線載板(Laminate Substrate)才會是主流；至於手機應用處理器，則採用類似InFO的扇出晶圓級封裝(FO-WLP)、覆晶搭配嵌入元件的載板(FC in MCeP)封裝技術。
5G智慧型手機預計於2019年出貨，為手機市場帶來3%年增率；臉部辨識、智慧語音助理等智慧型手機AI功能愈趨成熟；汽車往智慧、聯網、安全、節能的發展趨勢；資料中心的資料量以27% CAGR的速度快速成長。聯發科副處長許文松指出，這些應用趨勢皆提升晶片高度整合的需求。然而成本、熱能、電磁干擾和電源雜訊等挑戰皆須從設計面來解決。
台積電處長王典從晶圓代工的角度，探討FCBGA、fcCSP與WLP三大主流封裝技術整合先進製程晶片時所面臨的挑戰。包含，因為基板的尺寸越做越大，但裸晶本身的尺寸卻沒有明顯成長所導致的熱膨脹係數(CTE)不匹配問題、雷射切割無法完全取代機械切割、晶片受到各種不當外力而導致角落破裂情形等，都必須透過材料選擇跟設計規則的改良來予以克服。
5G所使用的28GHz以上通訊頻段需採用收發器、射頻前端與天線完全整合在單一封裝內的超高整合度設計，以減少訊號損失。力成科技處長范文正指出，天線整合封裝(Antenna in Package, AiP)技術是關鍵。可以整合在封裝內的天線選擇有二，分別是Patch Array與Yagi-Uda。這兩種天線各有所長，為了提高訊號收發品質，業界未來應該會採用在單一封裝內整合兩種天線的設計。
在扇出型製程中壓縮成形製程容易造成裸晶位置偏移，SUSS MicroTec總裁Markus Arendt提出以掃描機(Scanner)取代步進機(Stepper)，透過鏡面角度的調整來進行補償，優化製程效率。
在晶圓研磨得越來越薄的趨勢下，如何盡可能不損壞晶粒，完成晶圓切割，對先進封裝來說無疑是一大挑戰，電漿切割這項新技術也隨之竄起。住程(SPTS)蝕刻產品經理Richard Barnett指出，相較於機械或雷射切割，電漿切割最大的優勢在於能夠強化裸晶的強度，且隨著晶圓研磨得薄，電漿切割的性能表現跟優勢也變得更加明顯。
除了扇出型封裝之外，先進封裝其實還有許多技術選擇。應材(Applied Materials)業務發展經理Avi Shantaram指出，近幾年來先進封裝技術呈現百花齊放的狀態，WLCSP、2D/3D FO、矽中介層、銅柱(Cu Pillar)、矽穿孔(TSV)等，各有各的特性。封裝業者必須按照應用對效能、成本的要求，選擇最適合的技術。
ASMPT資深技術顧問John Lau分析，在各種先進封裝技術中，FO有相當優異的生產效率，在晶圓上一次生產500個FO封裝是可行的，若是在面板(Panel)上，更可一次生產3,000個FO封裝。至於銅柱封裝，則可視為TSV的低成本替代方案。TSV的成本偏高，一直是該技術應用普及的主要障礙。英特爾跟超微共同發展的EMIB技術，前景也指日可待。ASMPT資深客服經理Chris Yeung進一步指出，先進封裝內部各晶片彼此的間距越來越小，因此在點膠/灌膠、打線時，均面臨黏性、拖尾(Tailing)的挑戰，業界必須導入製程控制系統來嚴密監控。
KLA-Tencor產品行銷經理Jeroen Hoet則指出，對先進封裝來說，製程控制的重要性確實越來越重要，特別是在晶圓切割後的檢查作業。由於採用先進製程的晶圓都帶有Low K材料，即便是使用雷射切割，也常會對Low K材料造成損壞，而且很多瑕疵是傳統光學系統無法檢測出來的，因此新一代的瑕疵檢測必須採用紅外線，而且必須對晶片上下跟四周做完整的檢測，才能抓到像髮絲裂縫、雷射切割破損這種小瑕疵。
Brewer Science先進技術研發執行總監Rama Puligadda與千住金屬焊接技術中心總經理島村將人分別介紹接合及焊接材料。其中一種由熱塑性塑膠層與固化材料層所組成的接合材料，可以在室溫下直接接合，並以機械或雷射剝離，減少對晶片造成損傷的機率；另外，在錫球尺寸越來越小的趨勢下，在焊膏中添加5wt%鎳球(Ni Sphere)，使用環氧樹脂保護焊接點，或採用添加鎳金屬的新合金材料來焊接，皆可強化焊接的強度。
從材料的角度看先進封裝，陶氏杜邦全球策略行銷總監Rozalia Beica認為，銅柱的微縮會是一個重要的發展趨勢，線距(LS)可望從10/10微米一路下探到2/2微米，而傳統的銲錫凸塊則將面臨物理極限，很難繼續微縮下去。交通大學陳冠能教授進一步指出，銅對銅直接接合必須滿足四個條件，分別是溫度、時間、擴散性與表面潔淨度。對半導體製程來說，溫度跟時間尤其重要。
最後，慧盛材料(Versum Materials)總經理陳天牛則指出，從永續發展的角度出發，半導體耗材都必須盡可能回收、重複利用，而且要更安全，不管是光阻清洗劑、蝕刻液、研磨液都是如此，這不僅是材料供應商的社會責任，也是業界共同努力的方向。
隨摩爾定律推進即將放緩，異質整合技術將帶領半導體產業邁入下一個成長高峰，今年 SEMICON Taiwan 國際半導體展從IC設計、記憶體、先進封裝、材料及先進測試等多元面向，規劃一系列主題展區及活動，帶你了解最全面的異質整合技術趨勢。除「異質整合創新技術館」有日月光等半導體領導大廠展出最新異質整合技術應用外，年度最重要半導體先進封裝技術論壇—「SiP 系統級封測國際高峰論壇」，以及首次在台灣舉辦的「SMC 策略材料論壇」將分別在9月17日-9月20日陸續登場，探討異質整合的先進封裝型態如何驅動更強大的5G及AI多元應用，以及新興材料將在半導體製程愈來愈複雜的今天扮演什麼樣的重要角色。查看詳細議程及講師陣容
8月20日以前完成論壇線上報名，可享8折早鳥優惠，呼朋引伴湊滿5人一起報名，還可額外再享9折。立即點擊以下 "立即報名”按鈕，便能快速登入直接報名展覽及論壇喔！
